

① 特許出願公開

⑩ 公開特許公報(A)

昭56—59291

⑤ Int. Cl.³G 09 G 3/36

識別記号

庁内整理番号 7250-5 C ❸公開 昭和56年(1981) 5 月22日

発明の数 1 審査請求 未請求

(全 3 頁)

匈液晶表示装置

②特

願 昭54-135592

22出

頭 昭54(1979)10月19日

⑩発 明 者 石原健

門真市大字門真1006番地松下電 器產業株式会社内

①出 願 人 松下電器産業株式会社

門真市大字門真1006番地

⑩代 理 人 弁理士 中尾敏男

外1名

明 細 4

1、発明の名称

液晶表示装置

2、特許請求の範囲

- (1) 電界効果トランジスタ群とコンデンサよりなるメモリ機能を有する絵楽が二次元的に配列された液晶表示装置において、電界効果トランジスタ群として、トランスフェ・ゲートと本トランスフェ・ゲートの一方のドレインまたはソースがゲートに接続されたインバータとにより構成され、かつ、前記コンデンサとして、前記インパータのゲート配に形成された容量を利用することを特徴とする液晶表示装置。
- (2) 少くともインバータが相補型電界効果トランジスタにより構成されていることを特徴とする特許請求の範囲第1項に記載の液晶表示装置。
- 3、発明の詳細な説明

本発明は、メモリ機能を有する液晶表示パネル の電極用基板として、シリコン基板を用いた場合 の低消費電力化を液晶に印加される電位の安定化 を小面積のスイッチング,エレメントで行なわせ ることを目的としたものである。

従来、シリコン基板を一方の電極とした液晶表 示パネルは、第1図に示すように、1個のFET とコンデンサよりなるFETアレイが用いられて いる。この動作を簡単に説明する。ェはゲート信 号で、シフト・レジスタにより×i-1,×i+1 ……という順に順次走査される。今、xiにFET T,をONするような電位が印加されると、コンデ ンサ C K y_q より F E T T i e 通じて充電される。 この質位は液晶ドット1の一方の電極になるため 電位の1,0に応じて白または黒がパネルに表示 される。次にx;が切れ、T;がOFFしてもり - ク電流が極めて小さいため、電位はそのままC に保持され液晶表示もそのまま表示されている。 とのように xi が切れ、次に xi+,が入って同様 の充電が行なわれ、順次液晶表示がおこなわれる。 との場合、直流的な電流パスはないので消費電流 は主としてコンデンサの充放電電流だけが小さい、 電流ですむ代りに、1秒間に30枚表示をおこな

<u>.</u>.

うためにはコンデンサに約30m sec の間電位を保つたけの電荷を蓄えなければならず、比較的大きいコンデンサを要する。通常3~6 p^F の容量を必要としているが、この容量をシリコンで得量を必要としてアルミニウムのMOS構造で1000 はとシリコン酸化膜の厚さを経度1000 はといっしまう。したがって絵楽面積をくしてしまう欠点を有するとともに、コンデンめ液にしているという不利な点を有している。

本発明はこれらの欠点を改良しようとするもの である。前述の欠点を改良するために発明された 本発明の第1の実施例を第2図に示す。

第2図の動作は x_i により T_{it} が O N すると y_i より電位が T_{it} を通じてゲート容量 c_i に充電される。この電位が T_{it} の閾値電位 V_t 以上になると T_{it} が O N し液晶ドット 1 にはアース電位が保持され、 C_i が放電されて c_i の電位が V_t

5

が液晶に印加される。今、TitがONするとci にはす。の電位にしたがって充放電がおこなわれ る。 ci の電位がCMOSインバータの閾値電圧 (略々 V_{DD}/₂)より高い場合は、T_{i2N}(n-chト ランジスタ)が $ONUT_{i2p}$ (p-chトランジスタ) がOFFして液晶にはアース電位が印加される。 閾値電圧より低い場合はT_{i2N} がOFF、T_{i2D} がONして V_{DD} が印加される。いずれの場合もど ちらかのトランジスタがOFFしているため直流 パスはなく消費電流は極めて小さい。もちろん、 この構造を逆にし、P,Nchのトランジスタを入 れ換えてもよいが、との場合はVppの極性が逆に なってくる。いずれにしてもシステムの電位構成 にしたがって選択する必要がある。 c. はまた、 直流的なリークパスがないため極めて小さくてす むため大面積を要しない利点がある。以上のよう に本発明によれば小面積でかつ消費電流が極めて 小さいパネルを構成することができる。

またCMOSインバータの閾値電圧は大体電源電 圧のとでciの変動に対して余裕が大きく動作の 以下になると $T_{i,2}$ かOFF して液晶ドットには R_i を通じて V_{DD} 電位が印加される。この方法では c_i の電位が V_t の以上,以下に応じてアース電位が V_t の以上,以下に応じてアース電位が V_{DD} 電位が一定的に印加され電圧が変動する。 c_i は V_{DD} 電位が一定のに印加され電圧が多かない利点を奏している。 c_i は V_{DD} 電流が極めている。 v_i は V_{DD} 電流が極めている。 v_i ながまない v_i では v_i で v_i で

本発明の第2の実施例を第3図に示す。

6


安定化ができる利点も有している。


4、 凶面の簡単な説明

第1図は従来のFETをマトリックス状に配置した液晶表示装置の一部の等価回路を示す図、第2図は本発明の一実施例による液晶表示装置の一部の等価回路を示す図、第3図は同他の実施例による液晶表示装置の一部の等価回路を示す図である。

1 ……液晶ドット、 c_i ……ゲート容量、 T_{i1} ……電界効果トランジスタ(トランスファ・ ゲート)、T_{i2}……電界効果トランジスタ(イン バータ)。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名





第 3 段

